Logic correctness of control algorithms for mechatronic discrete systems with parallel processes
Fragment książki (Rozdział monografii pokonferencyjnej)
MNiSW
20
Poziom I
| Status: | |
| Autorzy: | Gubarev Aleksandr P., Hanpantsurova Oksana S., Belikov Konstantin A., Gromaszek Konrad, Turgunbekov Azat |
| Dyscypliny: | |
| Aby zobaczyć szczegóły należy się zalogować. | |
| Wersja dokumentu: | Drukowana | Elektroniczna |
| Język: | angielski |
| Strony: | 1791 - 1799 |
| Web of Science® Times Cited: | 0 |
| Scopus® Cytowania: | 3 |
| Bazy: | Web of Science | Scopus |
| Efekt badań statutowych | NIE |
| Materiał konferencyjny: | TAK |
| Nazwa konferencji: | XLIV-th IEEE-SPIE Joint Symposium on Photonics, Web Engineering, Electronics for Astronomy and High Energy Physics Experiments |
| Skrócona nazwa konferencji: | XLIV SPIE-IEEE-PSP 2019 |
| URL serii konferencji: | LINK |
| Termin konferencji: | 26 maja 2019 do 2 czerwca 2019 |
| Miasto konferencji: | Wilga |
| Państwo konferencji: | POLSKA |
| Publikacja OA: | NIE |
| Abstrakty: | angielski |
| Systems, consisted of fixed quantity of operating devices and actuators, were considered in case of determined functional algorithm. It’s shown, for binary description of system’s state, including variability of transition states, can be applied a given memory criterion. Memory zero-values correspond to undetermined operating logic of a system. Whenever states, when memory equal to zero, pointing on process stage, where unregistered information was appeared. The design procedure of the relative memory calculation is shown. The construction of the process structure and functional graph is represented by the example of the assemble technology of a pneumatic cylinder. It is shown that the use of reduced memory allows reducing the laboriousness of logical synthesis of systems and control algorithms for parallel processes, as compared with Petri nets and cyclograms. |
