Informacja o cookies

Zgadzam się Nasza strona zapisuje niewielkie pliki tekstowe, nazywane ciasteczkami (ang. cookies) na Twoim urządzeniu w celu lepszego dostosowania treści oraz dla celów statystycznych. Możesz wyłączyć możliwość ich zapisu, zmieniając ustawienia Twojej przeglądarki. Korzystanie z naszej strony bez zmiany ustawień oznacza zgodę na przechowywanie cookies w Twoim urządzeniu.

Publikacje Pracowników Politechniki Lubelskiej

MNiSW
20
Lista 2021
Status:
Autorzy: Debnath Tutan, Gopakumar Kumarukattan Nair, Umanand Loganathan, Zieliński Dariusz, Rajashekara Kaushik
Dyscypliny:
Aby zobaczyć szczegóły należy się zalogować.
Rok wydania: 2022
Wersja dokumentu: Elektroniczna
Język: angielski
Wolumen/Tom: 3
Strony: 522 - 536
Impact Factor: 5,2
Web of Science® Times Cited: 3
Scopus® Cytowania: 5
Bazy: Web of Science | Scopus
Efekt badań statutowych NIE
Materiał konferencyjny: NIE
Publikacja OA: TAK
Licencja:
Sposób udostępnienia: Witryna wydawcy
Wersja tekstu: Ostateczna wersja opublikowana
Czas opublikowania: W momencie opublikowania
Data opublikowania w OA: 26 września 2022
Abstrakty: angielski
This article proposes a multilevel inverter topology with single dc-link and series-connected capacitors as stacked voltage sources for multilevel voltage generation. The voltage deviation of a dc-link capacitor will occur whenever a phase terminal connects to the balanced neutral points (NPs: terminal joints of dc-link capacitors). On the contrary, if the voltage of a dc-link capacitor deviates from the nominal voltage, the same phase currents can be utilized to balance these NPs. This new technique is being proposed for the first time in the literature. Any voltage disturbance of the dc-link capacitors is balanced using the motor phase currents, irrespective of load power factor and modulation indices. For the balanced NPs, whenever a phase connects to an NP, the other phase terminal tapping positions are varied on the dc link to establish iA+iB+iC=0 for that NP. The pole voltage level variation at motor phase terminals is undisturbed by adding extra cascaded H-bridges (CHBs) at each phase leg. The voltages of CHB capacitors are controlled conventionally by inverter pole voltage redundancies. The detailed experimental results for open-loop V/ f and closed-loop field-oriented control on an induction motor are presented using a nine-level laboratory prototype